Архив статей журнала
В статье рассматривается один из важнейших элементов информационной системы - компаратор. Это комбинационная схема, которая используется для сравнения значений, принимая два числа в качестве входных данных и определяя, каким является каждое из них: больше, меньше или равно другому числу. Компараторы имеют множество применений в основной электронике и в современных цифровых СБИС, таких как пороговый детектор, детектор пересечения нуля, генератор релаксации, триггер Шмитта, процессоры цифровых сигналов. Анализируются основные научные работы о проектировании компаратора. Во многих из них, направленных на минимизацию потерь энергии и площади проектируемого компаратора, подчеркивается актуальность проблемы. Представлена эффективная конструкция 8-разрядного последовательного компаратора, основанная на методах блочной оптимизации. На первом этапе предлагаемый компаратор преобразует параллельные данные в последовательные. На втором этапе реализуется переключение для размещения данных в сдвиговом регистре. Только значения старшего бита двух регистров сравниваются через однобитовую ячейку компаратора в качестве третьего этапа. Предложенные миниатюрные схемы последовательного компаратора были реализованы с использованием программного обеспечения DSCH 3.5 и Microwind 2.0 и продемонстрировали хорошую работу. В статье рассматриваются также моделирование компоновки и параметрический анализ предлагаемой конструкции 8-битного компаратора. Предложенный последовательный компаратор требует меньше площади, количества циклов и потребляемой мощности по сравнению с существующими подходами.